国产精品一区三区在线观看_91在线国内在线播放直播_天天操天天视频免费看_一区二区视频免费_日本最新的免费的视频_老汉私人影院永久入口_66夜色_伦理片一区二区三区_成人网络电影欧美日韩国人在线观看_欧洲亚洲日产精zzzzz桃色

2、如何防止高頻干擾？
防止高頻干擾的根本思緒是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)。可用拉大高速信號(hào)和模仿信號(hào)之間的間隔，或加ground guard/shunt traces在模仿信號(hào)旁邊。還要留意數(shù)字地對(duì)模仿地的噪聲干擾。

3、在高速設(shè)計(jì)中，如何處理信號(hào)的完好性問(wèn)題？
信號(hào)完好性根本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的要素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。處理的方式是*端接(termination)與調(diào)整走線的拓樸。

4、差散布線方式是如何完成的？
差分對(duì)的布線有兩點(diǎn)要留意，一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線的間距(此間距由差分阻抗決議)要不斷堅(jiān)持不變，也就是要堅(jiān)持平行。平行的方式有 兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。普通以前者side-by- side 完成的方式較多。

5、關(guān)于只要一個(gè)輸出端的時(shí)鐘信號(hào)線，如何完成差散布線？
要用差散布線一定是信號(hào)源和接納端也都是差分信號(hào)才有意義。所以對(duì)只要一個(gè)輸出端的時(shí)鐘信號(hào)是無(wú)法運(yùn)用差散布線的。

6、接納端差分線對(duì)之間可否加一匹配電阻？
接納端差分線對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)質(zhì)量會(huì)好些。

7、為何差分對(duì)的布線要靠近且平行？
對(duì)差分對(duì)的布線方式應(yīng)該要恰當(dāng)?shù)目拷�且平行。所謂恰當(dāng)?shù)目拷�是由于這間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需求平行也是由于要堅(jiān)持差分阻抗的分歧性。若兩線忽遠(yuǎn)忽近, 差分阻抗就會(huì)不分歧, 就會(huì)影響信號(hào)完好性(signal integrity)及時(shí)間延遲(timing delay)。

8、如何處置實(shí)踐布線中的一些理論抵觸的問(wèn)題
（1） 根本上, 將模/數(shù)地分割隔離是對(duì)的。 要留意的是信號(hào)走線盡量不要跨過(guò)有分割的中央(moat), 還有不要讓電源和信號(hào)的回流電流途徑(returning current path)變太大。

（2）晶振是模仿的正反應(yīng)振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必需滿(mǎn)足loop gain與phase的標(biāo)準(zhǔn), 而這模仿信號(hào)的振蕩標(biāo)準(zhǔn)很容易遭到干擾, 即便加ground guard traces可能也無(wú)法完整隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反應(yīng)振蕩電路。 所以, 一定要將晶振和芯片的間隔進(jìn)可能*近。
（3）的確高速布線與EMI的請(qǐng)求有很多抵觸。 但根本準(zhǔn)繩是因EMI所加的電阻電容或ferrite bead, 不能形成信號(hào)的一些電氣特性不契合標(biāo)準(zhǔn)。 所以, 最好先用布置走線和PCB疊層的技巧來(lái)處理或減少EMI的問(wèn)題, 如高速信號(hào)走內(nèi)層。最后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。

9、如何處理高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾？
如今較強(qiáng)的布線軟件的自動(dòng)布線器大局部都有設(shè)定約束條件來(lái)控制繞線方式及過(guò)孔數(shù)目。 各家EDA公司的繞線引擎才能和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。例如, 能否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。這會(huì)影響到自動(dòng)布線出來(lái)的走線方式能否能契合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的才能有絕對(duì)的關(guān)系。 例如, 走線的推擠才能, 過(guò)孔的推擠才能, 以至走線對(duì)敷銅的推擠才能等等。 所以, 選擇一個(gè)繞線引擎才能強(qiáng)的布線器, 才是處理之道。

10、關(guān)于test coupon。
test coupon是用來(lái)以TDR (Time Domain Reflectometer) 丈量所消費(fèi)的PCB板的特性阻抗能否滿(mǎn)足設(shè)計(jì)需求。普通要控制的阻抗有單根線和差分對(duì)兩種狀況。 所以， test coupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。最重要的是丈量時(shí)接地點(diǎn)的位置。 為了減少接地引線(ground lead)的電感值， TDR探棒(probe)接地的中央通常十分接近量信號(hào)的中央(probe tip)， 所以， test coupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的間隔和方式要契合所用的探棒。

11、在高速PCB設(shè)計(jì)中，信號(hào)層的空白區(qū)域能夠敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配？
普通在空白區(qū)域的敷銅絕大局部狀況是接地。 只是在高速信號(hào)線旁敷銅時(shí)要留意敷銅與信號(hào)線的間隔， 由于所敷的銅會(huì)降低一點(diǎn)走線的特性阻抗。 也要留意不要影響到它層的特性阻抗， 例如在dual stripline的構(gòu)造時(shí)。

12、能否能夠把電源平面上面的信號(hào)線運(yùn)用微帶線模型計(jì)算特性阻抗？電源和地平面之間的信號(hào)能否能夠運(yùn)用帶狀線模型計(jì)算？
是的， 在計(jì)算特性阻抗時(shí)電源平面跟地平面都必需視為參考平面。 例如四層板: 頂層-電源層-地層-底層， 這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。

13、在高密度印制板上經(jīng)過(guò)軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)普通狀況下能滿(mǎn)足大批量消費(fèi)的測(cè)試請(qǐng)求嗎？
普通軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)能否滿(mǎn)足測(cè)試需求必需看對(duì)加測(cè)試點(diǎn)的標(biāo)準(zhǔn)能否契合測(cè)試機(jī)具的請(qǐng)求。另外，假如走線太密且加測(cè)試點(diǎn)的標(biāo)準(zhǔn)比擬嚴(yán)，則有可能沒(méi)方法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，當(dāng)然，需求手動(dòng)補(bǔ)齊所要測(cè)試的中央。

14、添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？
至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定。根本上外加的測(cè)試點(diǎn)(不用線上既有的穿孔(via or DIP pin)當(dāng)測(cè)試點(diǎn))可能加在線上或是從線上拉一小段線出來(lái)。前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了一段分支。這兩個(gè)狀況都會(huì)對(duì)高速信號(hào)多多 少少會(huì)有點(diǎn)影響，影響的水平就跟信號(hào)的頻率速度和信號(hào)緣變化率(edge rate)有關(guān)。影響大小可透過(guò)仿真得知。準(zhǔn)繩上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿(mǎn)足測(cè)試機(jī)具的請(qǐng)求)分支越短越好。

15、若干PCB組成系統(tǒng)，各板之間的地線應(yīng)如何銜接？
各個(gè)PCB板子互相銜接之間的信號(hào)或電源在動(dòng)作時(shí)，例如A板子有電源或信號(hào)送到B板子，一定會(huì)有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會(huì)找阻抗最小的中央流回去。所以，在各個(gè)不論是電源或信號(hào)互相銜接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣能夠 降低地層上的噪聲。另外，也能夠剖析整個(gè)電流環(huán)路，特別是電流較大的局部，調(diào)整地層或地線的接法，來(lái)控制電流的走法(例如，在某處制造低阻抗，讓大局部的 電流從這個(gè)中央走)，降低對(duì)其它較敏感信號(hào)的影響。

16、能引見(jiàn)一些國(guó)外關(guān)于高速PCB設(shè)計(jì)的技術(shù)書(shū)籍和材料嗎？
如今高速數(shù)字電路的應(yīng)用有通訊網(wǎng)路和計(jì)算機(jī)等相關(guān)范疇。在通訊網(wǎng)路方面，PCB板的工作頻率已達(dá)GHz上下，迭層數(shù)就我所知有到40層之多。計(jì)算機(jī)相關(guān) 應(yīng)用也由于芯片的進(jìn)步，無(wú)論是普通的PC或效勞器(Server)，板子上的最高工作頻率也曾經(jīng)到達(dá)400MHz (如Rambus) 以上。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工藝的需求也慢慢越來(lái)越多。 這些設(shè)計(jì)需求都有廠商可大量消費(fèi)。

17、兩個(gè)常被參考的特性阻抗公式：
a.微帶線(microstrip)
Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的間隔，Er是PCB板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必需在0.1<(W/H)<2.0及1<(Er)<15的狀況才干應(yīng)用。
b.帶狀線(stripline)
Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H為兩參考平面的間隔，并且走線位于兩參考平面的中間。此公式必需在W/H<0.35及T/H<0.25的狀況才干應(yīng)用。

18、差分信號(hào)線中間可否加地線？
差分信號(hào)中間普通是不能加地線。由于差分信號(hào)的應(yīng)用原理最重要的一點(diǎn)便是應(yīng)用差分信號(hào)間互相耦合(coupling)所帶來(lái)的益處，如flux cancellation，抗噪聲(noise immunity)才能等。若在中間加地線，便會(huì)毀壞耦合效應(yīng)。

19、剛?cè)岚逶O(shè)計(jì)能否需求專(zhuān)用設(shè)計(jì)軟件與標(biāo)準(zhǔn)？國(guó)內(nèi)何處能夠承接該類(lèi)電路板加工？
能夠用普通設(shè)計(jì)PCB的軟件來(lái)設(shè)計(jì)柔性電路板(Flexible Printed Circuit)。一樣用Gerber格式給FPC廠商消費(fèi)。由于制造的工藝和普通PCB不同，各個(gè)廠商會(huì)根據(jù)他們的制造才能會(huì)對(duì)最小線寬、最小線距、最 小孔徑(via)有其限制。除此之外，可在柔性電路板的轉(zhuǎn)機(jī)處鋪些銅皮加以補(bǔ)強(qiáng)。至于消費(fèi)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢(xún)應(yīng)該能夠找到。

20、恰當(dāng)選擇PCB與外殼接地的點(diǎn)的準(zhǔn)繩是什么？
選擇PCB與外殼接地點(diǎn)選擇的準(zhǔn)繩是應(yīng)用chassis ground提供低阻抗的途徑給回流電流(returning current)及控制此回流電流的途徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器左近能夠借固定用的螺絲將PCB的地層與chassis ground做銜接，以盡量減少整個(gè)電流回路面積，也就減少電磁輻射。

21、電路板DEBUG應(yīng)從那幾個(gè)方面著手？
就數(shù)字電路而言，首先先依序肯定三件事情：
1. 確認(rèn)一切電源值的大小均到達(dá)設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)請(qǐng)求某些電源之間起來(lái)的次第與快慢有某種標(biāo)準(zhǔn)。
2. 確認(rèn)一切時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒(méi)有非單調(diào)(non-monotonic)的問(wèn)題。
3. 確認(rèn)reset信號(hào)能否到達(dá)標(biāo)準(zhǔn)請(qǐng)求。
這些都正常的話(huà)，芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號(hào)。接下來(lái)按照系統(tǒng)運(yùn)作原理與bus protocol來(lái)debug。

22、在電路板尺寸固定的狀況下，假如設(shè)計(jì)中需求包容更多的功用，就常常需求進(jìn)步PCB的走線密度，但是這樣有可能招致走線的互相干擾加強(qiáng)，同時(shí)走線過(guò)細(xì)也使阻抗無(wú)法降低，請(qǐng)專(zhuān)家引見(jiàn)在高速（>100MHz）高密度PCB設(shè)計(jì)中的技巧?
在設(shè)計(jì)高速高密度PCB時(shí)，串?dāng)_(crosstalk interference)的確是要特別留意的，由于它對(duì)時(shí)序(timing)與信號(hào)完好性(signal integrity)有很大的影響。以下提供幾個(gè)留意的中央：
1.控制走線特性阻抗的連續(xù)與匹配。
2.走線間距的大小。普通常看到的間距為兩倍線寬。能夠透過(guò)仿真來(lái)曉得走線間距對(duì)時(shí)序及信號(hào)完好性的影響，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。
3.選擇恰當(dāng)?shù)亩私臃绞健?br /> 4.防止上下相鄰兩層的走線方向相同，以至有走線正好上下重迭在一同，由于這種串?dāng)_比同層相鄰走線的情形還大。
5.應(yīng)用盲埋孔(blind/buried via)來(lái)增加走線面積。但是PCB板的制造本錢(qián)會(huì)增加。
在實(shí)踐執(zhí)行時(shí)的確很難到達(dá)完整平行與等長(zhǎng)，不過(guò)還是要盡量做到。除此以外，能夠預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完好性的影響。

23、模仿電源處的濾波經(jīng)常是用LC電路。但是為什么有時(shí)LC比RC濾波效果差？
LC與RC濾波效果的比擬必需思索所要濾掉的頻帶與電感值的選擇能否恰當(dāng)。由于電感的感抗(reactance)大小與電感值和頻率有關(guān)。假如電源的噪 聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，運(yùn)用RC濾波要付出的代價(jià)是電阻自身會(huì)耗能，效率較差，且要留意所選電阻能接受的功率。

24、濾波時(shí)選用電感，電容值的辦法是什么？
電感值的選用除了思索所想濾掉的噪聲頻率外，還要思索瞬時(shí)電流的反響才能。假如LC的輸出端會(huì)有時(shí)機(jī)需求霎時(shí)輸出大電流，則電感值太大會(huì)障礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。
電容值則和所能容忍的紋波噪聲標(biāo)準(zhǔn)值的大小有關(guān)。紋波噪聲值請(qǐng)求越小，電容值會(huì)較大。而電容的ESR/ESL也會(huì)有影響。
另外，假如這LC是放在開(kāi)關(guān)式電源(switching regulation power)的輸出端時(shí)，還要留意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反應(yīng)控制(negative feedback control)回路穩(wěn)定度的影響。

25、如何盡可能的到達(dá)EMC請(qǐng)求，又不致形成太大的本錢(qián)壓力？
PCB板上會(huì)因EMC而增加的本錢(qián)通常是因增加地層數(shù)目以加強(qiáng)屏蔽效應(yīng)及增加了ferrite bead、choke等抑止高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽構(gòu)造才干使整個(gè)系統(tǒng)經(jīng)過(guò)EMC的請(qǐng)求。以下僅就PCB板的設(shè)計(jì) 技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。
1、盡可能選用信號(hào)斜率(slew rate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。 2、留意高頻器件擺放的位置，不要太*近對(duì)外的銜接器。
3、留意高速信號(hào)的阻抗匹配，走線層及其回流電流途徑(return current path)， 以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與恰當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼暋Ｌ貏e留意電容的頻率響應(yīng)與溫度的特性能否契合設(shè)計(jì)所需。
5、對(duì)外的銜接器左近的地可與地層做恰當(dāng)分割，并將銜接器的地就近接到chassis ground。
6、可恰當(dāng)運(yùn)用ground guard/shunt traces在一些特別高速的信號(hào)旁。但要留意guard/shunt traces對(duì)走線特性阻抗的影響。
7、電源層比地層內(nèi)縮20H，H為電源層與地層之間的間隔。

26、當(dāng)一塊PCB板中有多個(gè)數(shù)/模功用塊時(shí)，常規(guī)做法是要將數(shù)/模地分開(kāi)，緣由何在？
將數(shù)/模地分開(kāi)的緣由是由于數(shù)字電路在上下電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲，噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。假如地平面上不分割且由數(shù)字區(qū)域電 路所產(chǎn)生的噪聲較大而模仿區(qū)域的電路又十分接近，則即便數(shù)模信號(hào)不交*，模仿的信號(hào)仍然會(huì)被地噪聲干擾。也就是說(shuō)數(shù)模地不分割的方式只能在模仿電路區(qū)域距 產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)運(yùn)用。

27、另一種作法是在確保數(shù)/模分開(kāi)規(guī)劃，且數(shù)/模信號(hào)走線互相不交*的狀況下，整個(gè)PCB板地不做分割，數(shù)/模地都連到這個(gè)地平面上。道理何在？
數(shù)模信號(hào)走線不能交*的請(qǐng)求是由于速度稍快的數(shù)字信號(hào)其返回電流途徑(return current path)會(huì)盡量沿著走線的下方左近的地流回?cái)?shù)字信號(hào)的源頭，若數(shù)模信號(hào)走線交*，則返回電流所產(chǎn)生的噪聲便會(huì)呈現(xiàn)在模仿電路區(qū)域內(nèi)。

28、在高速PCB設(shè)計(jì)原理圖設(shè)計(jì)時(shí)，如何思索阻抗匹配問(wèn)題？
在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系，例如是走在外表層(microstrip)或內(nèi)層 (stripline/double stripline)，與參考層(電源層或地層)的間隔，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說(shuō)要在布線后才干肯定阻抗值。普通仿真 軟件會(huì)因線路模型或所運(yùn)用的數(shù)學(xué)算法的限制而無(wú)法思索到一些阻抗不連續(xù)的布線狀況，這時(shí)分在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián) 電阻等，來(lái)緩和走線阻抗不連續(xù)的效應(yīng)。真正基本處理問(wèn)題的辦法還是布線時(shí)盡量留意防止阻抗不連續(xù)的發(fā)作。

29、哪里能提供比擬精確的IBIS模型庫(kù)？
IBIS模型的精確性直接影響到仿真的結(jié)果。根本上IBIS可看成是實(shí)踐芯片I/O buffer等效電路的電氣特性材料，普通可由SPICE模型轉(zhuǎn)換而得 (亦可采用丈量，但限制較多)，而SPICE的材料與芯片制造有絕對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的材料是不同的，進(jìn)而轉(zhuǎn)換后 的IBIS模型內(nèi)之材料也會(huì)隨之而異。也就是說(shuō)，假如用了A廠商的器件，只要他們有才能提供他們器件精確模型材料，由于沒(méi)有其它人會(huì)比他們更分明他們的器 件是由何種工藝做出來(lái)的。假如廠商所提供的IBIS不精確， 只能不時(shí)請(qǐng)求該廠商改良才是基本處理之道。

30、在高速PCB設(shè)計(jì)時(shí)，設(shè)計(jì)者應(yīng)該從那些方面去思索EMC、EMI的規(guī)則呢？
普通EMI/EMC設(shè)計(jì)時(shí)需求同時(shí)思索輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的局部(>30MHz)后者則是較低頻的局部(<30MHz). 所以不能只留意高頻而疏忽低頻的局部.
一個(gè)好的EMI/EMC設(shè)計(jì)必需一開(kāi)端規(guī)劃時(shí)就要思索到器件的位置, PCB迭層的布置, 重要聯(lián)機(jī)的走法, 器件的選擇等, 假如這些沒(méi)有事前有較佳的布置, 事后處理則會(huì)事半功倍, 增加本錢(qián). 例如時(shí)鐘產(chǎn)生器的位置盡量不要*近對(duì)外的銜接器, 高速信號(hào)盡量走內(nèi)層并留意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)留意其頻率響應(yīng)能否契合需求以降低電源層噪聲. 另外, 留意高頻信號(hào)電流之回流途徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還能夠用分割地層的方式以控制高頻噪聲的范圍. 最后, 恰當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassis ground)。

31、如何選擇EDA工具？
目前的pcb設(shè)計(jì)軟件中，熱剖析都不是強(qiáng)項(xiàng)，所以并不倡議選用，其它的功用1.3.4能夠選擇PADS或Cadence性能價(jià)錢(qián)比都不錯(cuò)。
PLD的設(shè)計(jì)的初學(xué)者能夠采用PLD芯片廠家提供的集成環(huán)境，在做到百萬(wàn)門(mén)以上的設(shè)計(jì)時(shí)能夠選用單點(diǎn)工具。

32、請(qǐng)引薦一種合適于高速信號(hào)處置和傳輸?shù)腅DA軟件。
常規(guī)的電路設(shè)計(jì)，INNOVEDA 的 PADS 就十分不錯(cuò)，且有配合用的仿真軟件，而這類(lèi)設(shè)計(jì)常常占領(lǐng)了70%的應(yīng)用場(chǎng)所。在做高速電路設(shè)計(jì)，模仿和數(shù)字混合電路，采用Cadence的處理計(jì)劃應(yīng)該屬 于性能價(jià)錢(qián)比擬好的軟件，當(dāng)然Mentor的性能還是十分不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。（大唐電信技術(shù)專(zhuān)家 王升）

33、對(duì)PCB板各層含義的解釋
Topoverlay ----頂層器件稱(chēng)號(hào)， 也叫 top silkscreen 或者 top component legend, 比方 R1 C5, IC10.
bottomoverlay----同理
multilayer-----假如你設(shè)計(jì)一個(gè)4層板，你放置一個(gè) free pad or via, 定義它作為multilay 那么它的pad就會(huì)自動(dòng)呈現(xiàn)在4個(gè)層 上，假如你只定義它是top layer, 那么它的pad就會(huì)只呈現(xiàn)在頂層上。

34、2G以上高頻PCB設(shè)計(jì)，走線,排版,應(yīng)重點(diǎn)留意哪些方面？
2G以上高頻PCB屬于射頻電路設(shè)計(jì)，不在高速數(shù)字電路設(shè)計(jì)討論范圍內(nèi)。而射頻電路的規(guī)劃（layout)和布線（routing)應(yīng)該和原理圖一同考 慮的，由于規(guī)劃布線都會(huì)形成散布效應(yīng)。而且，射頻電路設(shè)計(jì)一些無(wú)源器件是經(jīng)過(guò)參數(shù)化定義，特殊外形銅箔完成，因而請(qǐng)求EDA工具可以提供參數(shù)化器件，可以 編輯特殊外形銅箔。
Mentor公司的boardstation中有特地的RF設(shè)計(jì)模塊，可以滿(mǎn)足這些請(qǐng)求。而且，普通射頻設(shè)計(jì)請(qǐng)求有特地射頻電路剖析工具，業(yè)界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。

35、2G以上高頻PCB設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵照哪些規(guī)則?
射頻微帶線設(shè)計(jì)，需求用三維場(chǎng)剖析工具提取傳輸線參數(shù)。一切的規(guī)則應(yīng)該在這個(gè)場(chǎng)提取工具中規(guī)則。

36、關(guān)于全數(shù)字信號(hào)的PCB，板上有一個(gè)80MHz的鐘源。除了采用絲網(wǎng)（接地）外，為了保證有足夠的驅(qū)動(dòng)才能，還應(yīng)該采用什么樣的電路停止維護(hù)？
確保時(shí)鐘的驅(qū)動(dòng)才能，不應(yīng)該經(jīng)過(guò)維護(hù)完成，普通采用時(shí)鐘驅(qū)動(dòng)芯片。普通擔(dān)憂(yōu)時(shí)鐘驅(qū)動(dòng)才能，是由于多個(gè)時(shí)鐘負(fù)載形成。采用時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變 成幾個(gè)，采用點(diǎn)到點(diǎn)的銜接。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載根本匹配，信號(hào)沿滿(mǎn)足請(qǐng)求（普通時(shí)鐘為沿有效信號(hào)），在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi) 時(shí)延。

37、假如用單獨(dú)的時(shí)鐘信號(hào)板，普通采用什么樣的接口，來(lái)保證時(shí)鐘信號(hào)的傳輸遭到的影響小？
時(shí)鐘信號(hào)越短，傳輸線效應(yīng)越小。采用單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線長(zhǎng)度。而且單板的接地供電也是問(wèn)題。假如要長(zhǎng)間隔傳輸，倡議采用差分信號(hào)。LVDS信號(hào)能夠滿(mǎn)足驅(qū)動(dòng)才能請(qǐng)求，不過(guò)您的時(shí)鐘不是太快，沒(méi)有必要。

38、27M,SDRAM時(shí)鐘線（80M-90M），這些時(shí)鐘線二三次諧波剛好在VHF波段，從接納端高頻竄入后干擾很大。除了縮短線長(zhǎng)以外，還有那些好方法？
假如是三次諧波大，二次諧波小，可能由于信號(hào)占空比為50%，由于這種狀況下，信號(hào)沒(méi)有偶次諧波。這時(shí)需求修正一下信號(hào)占空比。
此外，關(guān)于假如是單向的時(shí)鐘信號(hào)，普通采用源端串聯(lián)匹配。這樣能夠抑止二次反射，但不會(huì)影響時(shí)鐘沿速率。源端匹配值，能夠采用下圖公式得到。

39、什么是走線的拓?fù)浼軜?gòu)？
Topology,有的也叫routing order.關(guān)于多端口銜接的網(wǎng)絡(luò)的布線次序。

40、怎樣調(diào)整走線的拓?fù)浼軜?gòu)來(lái)進(jìn)步信號(hào)的完好性？
這種網(wǎng)絡(luò)信號(hào)方向比擬復(fù)雜，由于對(duì)單向，雙向信號(hào)，不同電平品種信號(hào)，拓樸影響都不一樣，很難說(shuō)哪種拓樸對(duì)信號(hào)質(zhì)量有利。而且作前仿真時(shí)，采用何種拓樸對(duì)工程師請(qǐng)求很高，請(qǐng)求對(duì)電路原理，信號(hào)類(lèi)型，以至布線難度等都要理解。

41、怎樣經(jīng)過(guò)布置迭層來(lái)減少EMI問(wèn)題？
首先，EMI要從系統(tǒng)思索，單憑PCB無(wú)法處理問(wèn)題。
層疊對(duì)EMI來(lái)講，我以為主要是提供信號(hào)最短回流途徑，減小耦合面積，抑止差模干擾。另外地層與電源層緊耦合，恰當(dāng)比電源層外延，對(duì)抑止共模干擾有益處。

42、為何要鋪銅？
普通鋪銅有幾個(gè)方面緣由。
（1）EMC.關(guān)于大面積的地或電源鋪銅，會(huì)起到屏蔽作用，有些特殊地，如PGND起到防護(hù)作用。
（2）PCB工藝請(qǐng)求。普通為了保證電鍍效果，或者層壓不變形，關(guān)于布線較少的PCB板層鋪銅。
（3）信號(hào)完好性請(qǐng)求，給高頻數(shù)字信號(hào)一個(gè)完好的回流途徑，并減少直流網(wǎng)絡(luò)的布線。當(dāng)然還有散熱，特殊器件裝置請(qǐng)求鋪銅等等緣由。

43、在一個(gè)系統(tǒng)中，包含了dsp和pld，請(qǐng)問(wèn)布線時(shí)要留意哪些問(wèn)題呢？
看你的信號(hào)速率和布線長(zhǎng)度的比值。假如信號(hào)在傳輸線上的時(shí)延和信號(hào)變化沿時(shí)間可比的話(huà)，就要思索信號(hào)完好性問(wèn)題。另外關(guān)于多個(gè)DSP，時(shí)鐘，數(shù)據(jù)信號(hào)走線拓普也會(huì)影響信號(hào)質(zhì)量和時(shí)序，需求關(guān)注。

44、除protel工具布線外，還有其他好的工具嗎？
至于工具，除了PROTEL，還有很多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長(zhǎng)。

45、什么是“信號(hào)回流途徑”？
信號(hào)回流途徑,即return current。高速數(shù)字信號(hào)在傳輸時(shí)，信號(hào)的流向是從驅(qū)動(dòng)器沿PCB傳輸線到負(fù)載，再由負(fù)載沿著地或電源經(jīng)過(guò)最短途徑返回驅(qū)動(dòng)器端。這個(gè)在地或電源上的 返回信號(hào)就稱(chēng)信號(hào)回流途徑。Dr.Johson在他的書(shū)中解釋?zhuān)�高頻信號(hào)傳輸，實(shí)踐上是對(duì)傳輸線與直流層之間包夾的介質(zhì)電容充電的過(guò)程。SI剖析的就是這 個(gè)圍場(chǎng)的電磁特性，以及他們之間的耦合。

46、如何對(duì)接插件停止SI剖析？
在IBIS3.2標(biāo)準(zhǔn)中，有關(guān)于接插件模型的描繪。普通運(yùn)用EBD模型。假如是特殊板，如背板，需求SPICE模型。也能夠運(yùn)用多板仿真軟件 （HYPERLYNX或IS_multiboard），樹(shù)立多板系統(tǒng)時(shí)，輸入接插件的散布參數(shù)，普通從接插件手冊(cè)中得到。當(dāng)然這種方式會(huì)不夠準(zhǔn)確，但只需 在可承受范圍內(nèi)即可。

47、請(qǐng)問(wèn)端接的方式有哪些？
端接（terminal）,也稱(chēng)匹配。普通依照匹配位置分有源端匹配和終端匹配。其中源端匹配普通為電阻串聯(lián)匹配，終端匹配普通為并聯(lián)匹配，方式比擬多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。

48、采用端接（匹配）的方式是由什么要素決議的？
匹配采用方式普通由BUFFER特性，拓普狀況，電平品種和判決方式來(lái)決議，也要思索信號(hào)占空比，系統(tǒng)功耗等。

49、采用端接（匹配）的方式有什么規(guī)則？
數(shù)字電路最關(guān)鍵的是時(shí)序問(wèn)題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)辰得到能夠肯定的信號(hào)。關(guān)于電平有效信號(hào)，在保證樹(shù)立、堅(jiān)持時(shí)間的前提下，信號(hào)質(zhì)量 穩(wěn)定；對(duì)延有效信號(hào)，在保證信號(hào)延單調(diào)性前提下，信號(hào)變化延速度滿(mǎn)足請(qǐng)求。Mentor ICX產(chǎn)品教材中有關(guān)于匹配的一些材料。另外《High Speed Digital design a hand book of blackmagic》有一章特地對(duì)terminal的講述，從電磁波原理上講述匹配對(duì)信號(hào)完好性的作用，可供參考。

50、能否應(yīng)用器件的IBIS模型對(duì)器件的邏輯功用停止仿真？假如不能，那么如何停止電路的板級(jí)和系統(tǒng)級(jí)仿真？
IBIS模型是行為級(jí)模型，不能用于功用仿真。功用仿真，需求用SPICE模型，或者其他構(gòu)造級(jí)模型。

51、在數(shù)字和模仿并存的系統(tǒng)中，有2種處置辦法，一個(gè)是數(shù)字地和模仿地分開(kāi)，比方在地層，數(shù)字地是獨(dú)立地一塊，模仿地獨(dú)立一塊，單點(diǎn)用銅皮或FB磁珠連 接，而電源不分開(kāi)；另一種是模仿電源和數(shù)字電源分開(kāi)用FB銜接，而地是統(tǒng)一地地。請(qǐng)問(wèn)李先生，這兩種辦法效果能否一樣？
應(yīng)該說(shuō)從原理上講是一樣的。由于電源和地對(duì)高頻信號(hào)是等效的。
辨別模仿和數(shù)字局部的目的是為了抗干擾，主要是數(shù)字電路對(duì)模仿電路的干擾。但是，分割可能形成信號(hào)回流途徑不完好，影響數(shù)字信號(hào)的信號(hào)質(zhì)量，影響系統(tǒng)EMC質(zhì)量。因而，無(wú)論分割哪個(gè)平面，要看這樣作，信號(hào)回流途徑能否被增大，回流信號(hào)對(duì)正常工作信號(hào)干擾有多大。
如今也有一些混合設(shè)計(jì)，不分電源和地，在規(guī)劃時(shí)，依照數(shù)字局部、模仿局部分開(kāi)規(guī)劃布線，防止呈現(xiàn)跨區(qū)信號(hào)。

52、安規(guī)問(wèn)題：FCC、EMC的詳細(xì)含義是什么？
FCC: federal communication commission 美國(guó)通訊委員會(huì)
EMC: electro megnetic compatibility 電磁兼容
FCC是個(gè)規(guī)范組織，EMC是一個(gè)規(guī)范。規(guī)范公布都有相應(yīng)的緣由，規(guī)范和測(cè)試辦法。

53、何謂差散布線？
差分信號(hào)，有些也稱(chēng)差動(dòng)信號(hào)，用兩根完整一樣，極性相反的信號(hào)傳輸一路數(shù)據(jù)，依*兩根信號(hào)電平差停止判決。為了保證兩根信號(hào)完整分歧，在布線時(shí)要堅(jiān)持并行，線寬、線間距堅(jiān)持不變。

54、PCB仿真軟件有哪些？
仿真的品種很多，高速數(shù)字電路信號(hào)完好性剖析仿真剖析(SI)常用軟件有icx,signalvision,hyperlynx,XTK,speectraquest等。有些也用Hspice。

55、PCB仿真軟件是如何停止LAYOUT仿真的？
高速數(shù)字電路中，為了進(jìn)步信號(hào)質(zhì)量，降低布線難度，普通采用多層板，分配特地的電源層，地層。

56、在規(guī)劃、布線中如何處置才干保證50M以上信號(hào)的穩(wěn)定性
高速數(shù)字信號(hào)布線，關(guān)鍵是減小傳輸線對(duì)信號(hào)質(zhì)量的影響。因而，100M以上的高速信號(hào)規(guī)劃時(shí)請(qǐng)求信號(hào)走線盡量短。
數(shù)字電路中，高速信號(hào)是用信號(hào)上升延時(shí)間來(lái)界定的。而且，不同品種的信號(hào)（如TTL,GTL,LVTTL），確保信號(hào)質(zhì)量的辦法不一樣。

57、室外單元的射頻局部，中頻局部，乃至對(duì)室外單元停止監(jiān)控的低頻電路局部常常采用部署在同一PCB上，請(qǐng)問(wèn)對(duì)這樣的PCB在材質(zhì)上有何請(qǐng)求？如何避免射頻，中頻乃至低頻電路相互之間的干擾？
混合電路設(shè)計(jì)是一個(gè)很大的問(wèn)題。很難有一個(gè)圓滿(mǎn)的處理計(jì)劃。
普通射頻電路在系統(tǒng)中都作為一個(gè)獨(dú)立的單板停止規(guī)劃布線，以至?xí)�有特地的屏蔽腔體。而且射頻電路普通為單面或雙面板，電路較為簡(jiǎn)單，一切這些都是為了減 少對(duì)射頻電路散布參數(shù)的影響，進(jìn)步射頻系統(tǒng)的分歧性。相關(guān)于普通的FR4材質(zhì)，射頻電路板傾向與采用高Q值的基材，這種資料的介電常數(shù)比擬小，傳輸線散布 電容較小，阻抗高，信號(hào)傳輸時(shí)延小。
在混合電路設(shè)計(jì)中，固然射頻，數(shù)字電路做在同一塊PCB上，但普通都分紅射頻電路區(qū)和數(shù)字電路區(qū)，分別規(guī)劃布線。之間用接地過(guò)孔帶和屏蔽盒屏蔽。

58、關(guān)于射頻局部，中頻局部和低頻電路局部部署在同一PCB上，mentor有什么處理計(jì)劃？
Mentor的板級(jí)系統(tǒng)設(shè)計(jì)軟件，除了根本的電路設(shè)計(jì)功用外，還有特地的RF設(shè)計(jì)模塊。在RF原理圖設(shè)計(jì)模塊中，提供參數(shù)化的器件模型，并且提供和 EESOFT等射頻電路剖析仿真工具的雙向接口；在RF LAYOUT模塊中，提供特地用于射頻電路規(guī)劃布線的圖案編輯功用，也有和EESOFT等射頻電路剖析仿真工具的雙向接口，關(guān)于剖析仿真后的結(jié)果能夠反標(biāo) 回原理圖和PCB。同時(shí)，應(yīng)用Mentor軟件的設(shè)計(jì)管理功用，能夠便當(dāng)?shù)耐瓿稍O(shè)計(jì)復(fù)用，設(shè)計(jì)派生，和協(xié)同設(shè)計(jì)。大大加速混合電路設(shè)計(jì)進(jìn)程。
手機(jī)板是典型的混合電路設(shè)計(jì)，很多大型手機(jī)設(shè)計(jì)制造商都應(yīng)用Mentor加安杰倫的eesoft作為設(shè)計(jì)平臺(tái)。

59、mentor的產(chǎn)品構(gòu)造如何？
Mentor Graphics的PCB工具有WG(原veribest)系列和Enterprise(boardstation)系列。

60、Mentor的PCB設(shè)計(jì)軟件對(duì)BGA、PGA、COB等封裝是如何支持的？
Mentor的autoactive RE由收買(mǎi)得來(lái)的veribest開(kāi)展而來(lái)，是業(yè)界第一個(gè)無(wú)網(wǎng)格，恣意角度布線器。
眾所周知，關(guān)于球柵陣列，COB器件，無(wú)網(wǎng)格，恣意角度布線器是處理布通率的關(guān)鍵。
在最新的autoactive RE中，新添加了推擠過(guò)孔，銅箔，REROUTE等功用，使它應(yīng)用更便當(dāng)。另外，他支持高速布線，包括有時(shí)延請(qǐng)求信號(hào)布線和差分對(duì)布線。

61、Mentor的PCB設(shè)計(jì)軟件對(duì)差分線隊(duì)的處置又如何？
Mentor軟件在定義好差分對(duì)屬性后，兩根差分對(duì)能夠一同走線，嚴(yán)厲保證差分對(duì)線寬，間距和長(zhǎng)度差，遇到障礙能夠自動(dòng)分開(kāi)，在換層時(shí)能夠選擇過(guò)孔方式。

62、在一塊12層PCb板上，有三個(gè)電源層2.2v，3.3v,5v，將三個(gè)電源各作在一層，地線該如何處置？
普通說(shuō)來(lái)，三個(gè)電源分別做在三層，對(duì)信號(hào)質(zhì)量比擬好。由于不大可能呈現(xiàn)信號(hào)跨平面層分割現(xiàn)象。跨分割是影響信號(hào)質(zhì)量很關(guān)鍵的一個(gè)要素，而仿真軟件普通都疏忽了它。
關(guān)于電源層和地層，對(duì)高頻信號(hào)來(lái)說(shuō)都是等效的。在實(shí)踐中，除了思索信號(hào)質(zhì)量外，電源平面耦合(應(yīng)用相鄰地平面降低電源平面交流阻抗)，層疊對(duì)稱(chēng)，都是需求思索的要素。

63、PCB在出廠時(shí)如何檢查能否到達(dá)了設(shè)計(jì)工藝請(qǐng)求？
很多PCB廠家在PCB加工完成出廠前，都要經(jīng)過(guò)加電的網(wǎng)絡(luò)通斷測(cè)試，以確保一切聯(lián)線正確。同時(shí)，越來(lái)越多的廠家也采用x光測(cè)試，檢查蝕刻或?qū)訅簳r(shí)的一些毛病。
關(guān)于貼片加工后的廢品板，普通采用ICT測(cè)試檢查，這需求在PCB設(shè)計(jì)時(shí)添加ICT測(cè)試點(diǎn)。假如呈現(xiàn)問(wèn)題，也能夠經(jīng)過(guò)一種特殊的X光檢查設(shè)備掃除能否加工緣由形成毛病。

64、“機(jī)構(gòu)的防護(hù)”是不是機(jī)殼的防護(hù)？
是的。機(jī)殼要盡量緊密，少用或不用導(dǎo)電資料，盡可能接地。

65、在芯片選擇的時(shí)分能否也需求思索芯片自身的esd問(wèn)題？
不管是雙層板還是多層板，都應(yīng)盡量增大地的面積。在選擇芯片時(shí)要思索芯片自身的ESD特性，這些在芯片闡明中普通都有提到，而且即便不同廠家的同一種芯 片性能也會(huì)有所不同。設(shè)計(jì)時(shí)多加留意，思索的全面一點(diǎn)，做出電路板的性能也會(huì)得到一定的保證。但ESD的問(wèn)題依然可能呈現(xiàn)，因而機(jī)構(gòu)的防護(hù)對(duì)ESD的防護(hù) 也是相當(dāng)重要的。

66、在做pcb板的時(shí)分，為了減小干擾，地線能否應(yīng)該構(gòu)成閉和方式？
在做PCB板的時(shí)分，普通來(lái)講都要減小回路面積，以便減少干擾，布地線的時(shí)分，也不 應(yīng)布成閉合方式，而是布成樹(shù)枝狀較好，還有就是要盡可能增大地的面積。

67、假如仿真器用一個(gè)電源，pcb板用一個(gè)電源，這兩個(gè)電源的地能否應(yīng)該連在一同？
假如能夠采用別離電源當(dāng)然較好，由于如此電源間不易產(chǎn)生干擾，但大局部設(shè)備是有詳細(xì)請(qǐng)求的。既然仿真器和PCB板用的是兩個(gè)電源，按我的想法是不該將其共地的。

68、一個(gè)電路由幾塊pcb板構(gòu)成，他們能否應(yīng)該共地？
一個(gè)電路由幾塊PCB構(gòu)成，多半是請(qǐng)求共地的，由于在一個(gè)電路中用幾個(gè)電源畢竟是不太實(shí)踐的。但假如你有詳細(xì)的條件，能夠用不同電源當(dāng)然干擾會(huì)小些。

69、設(shè)計(jì)一個(gè)手持產(chǎn)品，帶LCD，外殼為金屬。測(cè)試ESD時(shí)，無(wú)法經(jīng)過(guò)ICE-1000-4-2的測(cè)試，CONTACT只能經(jīng)過(guò)1100V，AIR可 以經(jīng)過(guò)6000V。ESD耦合測(cè)試時(shí)，程度只能能夠經(jīng)過(guò)3000V，垂直能夠經(jīng)過(guò)4000V測(cè)試。CPU主頻為33MHZ。有什么辦法能夠經(jīng)過(guò)ESD測(cè) 試？
手持產(chǎn)品又是金屬外殼，ESD的問(wèn)題一定比擬明顯，LCD也恐怕會(huì)呈現(xiàn)較多的不良現(xiàn)象。假如沒(méi)方法改動(dòng)現(xiàn)有的金屬材質(zhì)，則倡議在機(jī)構(gòu)內(nèi)部加上防電資料，增強(qiáng)PCB的地，同時(shí)想方法讓LCD接地。當(dāng)然，如何操作要看詳細(xì)狀況。

70、設(shè)計(jì)一個(gè)含有DSP，PLD的系統(tǒng)，該從那些方面思索ESD？
就普通的系統(tǒng)來(lái)講，主要應(yīng)思索人體直接接觸的局部，在電路上以及機(jī)構(gòu)上停止恰當(dāng)?shù)木S護(hù)。至于ESD會(huì)對(duì)系統(tǒng)形成多大的影響，那還要依不同狀況而定�？菰� 的環(huán)境下，ESD現(xiàn)象會(huì)比擬嚴(yán)重，較敏感精密的系統(tǒng)，ESD的影響也會(huì)相對(duì)明顯。固然大的系統(tǒng)有時(shí)ESD影響并不明顯，但設(shè)計(jì)時(shí)還是要多加留意，盡量防患 于已然。

71、PCB設(shè)計(jì)中，如何防止串?dāng)_？
變化的信號(hào)（例如階躍信號(hào)）沿傳輸線由A到B傳播，傳輸線C-D上會(huì)產(chǎn)生耦合信號(hào)，變化的信號(hào)一旦完畢也就是信號(hào)恢復(fù)到穩(wěn)定的直流電平常，耦合信號(hào)也就 不存在了，因而串?dāng)_僅發(fā)作在信號(hào)跳變的過(guò)程當(dāng)中，并且信號(hào)沿的變化（轉(zhuǎn)換率）越快，產(chǎn)生的串?dāng)_也就越大�？臻g中耦合的電磁場(chǎng)能夠提取為無(wú)數(shù)耦合電容和耦合 電感的匯合，其中由耦合電容產(chǎn)生的串?dāng)_信號(hào)在受害網(wǎng)絡(luò)上能夠分紅前向串?dāng)_和反向串?dāng)_Sc，這個(gè)兩個(gè)信號(hào)極性相同；由耦合電感產(chǎn)生的串?dāng)_信號(hào)也分紅前向串?dāng)_ 和反向串?dāng)_SL，這兩個(gè)信號(hào)極性相反。耦合電感電容產(chǎn)生的前向串?dāng)_和反向串?dāng)_同時(shí)存在，并且大小簡(jiǎn)直相等，這樣，在受害網(wǎng)絡(luò)上的前向串?dāng)_信號(hào)由于極性相 反，互相抵消，反向串?dāng)_極性相同，疊加加強(qiáng)。

串?dāng)_剖析的形式通常包括默許形式，三態(tài)形式和最壞狀況形式剖析。默許形式相似我們實(shí)踐對(duì)串?dāng)_測(cè)試的方式，即損害網(wǎng)絡(luò)驅(qū)動(dòng)器由翻轉(zhuǎn)信號(hào)驅(qū)動(dòng)，受害網(wǎng)絡(luò)驅(qū)動(dòng)器 堅(jiān)持初始狀態(tài)（高電平或低電平），然后計(jì)算串?dāng)_值。這種方式關(guān)于單向信號(hào)的串?dāng)_剖析比擬有效。三態(tài)形式是指損害網(wǎng)絡(luò)驅(qū)動(dòng)器由翻轉(zhuǎn)信號(hào)驅(qū)動(dòng)，受害的網(wǎng)絡(luò)的三 態(tài)終端置為高阻狀態(tài)，來(lái)檢測(cè)串?dāng)_大小。這種方式對(duì)雙向或復(fù)雜拓樸網(wǎng)絡(luò)比擬有效。最壞狀況剖析是指將受害網(wǎng)絡(luò)的驅(qū)動(dòng)器堅(jiān)持初始狀態(tài)，仿真器計(jì)算一切默許損害 網(wǎng)絡(luò)對(duì)每一個(gè)受害網(wǎng)絡(luò)的串?dāng)_的總和。這種方式普通只對(duì)個(gè)別關(guān)鍵網(wǎng)絡(luò)停止剖析，由于要計(jì)算的組合太多，仿真速度比擬慢。

72、導(dǎo)帶，即微帶線的地平面的鋪銅面積有規(guī)則嗎？
關(guān)于微波電路設(shè)計(jì)，地平面的面積對(duì)傳輸線的參數(shù)有影響。詳細(xì)算法比擬復(fù)雜（請(qǐng)參閱安杰倫的EESOFT有關(guān)材料）。而普通PCB數(shù)字電路的傳輸線仿真計(jì)算而言，地平面面積對(duì)傳輸線參數(shù)沒(méi)有影響，或者說(shuō)疏忽影響。

73、在EMC測(cè)試中發(fā)現(xiàn)時(shí)鐘信號(hào)的諧波超標(biāo)非常嚴(yán)重，只是在電源引腳上銜接去耦電容。在PCB設(shè)計(jì)中需求留意哪些方面以抑止電磁輻射呢？
EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導(dǎo)。所以要抑止諧波，首先看看它傳播的途徑。電源去耦是處理傳導(dǎo)方式傳播，此外，必要的匹配和屏蔽也是需求的。

74、采用4層板設(shè)計(jì)的產(chǎn)品中，為什么有些是雙面鋪地的，有些不是？
鋪地的作用有幾個(gè)方面的思索：1，屏蔽；2，散熱；3，加固；4，PCB工藝加工需求。所以不論幾層板鋪地，首先要看它的主要緣由。
這里我們主要討論高速問(wèn)題，所以主要說(shuō)屏蔽作用。外表鋪地對(duì)EMC有益處，但是鋪銅要盡量完好，防止呈現(xiàn)孤島。普通假如表層器件布線較多，
很難保證銅箔完好，還會(huì)帶來(lái)內(nèi)層信號(hào)跨分割問(wèn)題。所以倡議表層器件或走線多的板子，不鋪銅。

75、關(guān)于一組總線（地址，數(shù)據(jù)，命令）驅(qū)動(dòng)多個(gè)（多達(dá)4，5個(gè)）設(shè)備（FLASH,SDRAM,其他外設(shè)...）的狀況，在PCB布線時(shí)，采用那種方式？
布線拓?fù)鋵?duì)信號(hào)完好性的影響，主要反映在各個(gè)節(jié)點(diǎn)上信號(hào)抵達(dá)時(shí)辰不分歧，反射信號(hào)同樣抵達(dá)某節(jié)點(diǎn)的時(shí)辰不分歧，所以形成信號(hào)質(zhì)量惡化。普通來(lái)講，星型拓?fù)錁?gòu)造，能夠經(jīng)過(guò)控制同樣長(zhǎng)的幾個(gè)stub，使信號(hào)傳輸和反射時(shí)延分歧，到達(dá)比擬好的信號(hào)質(zhì)量。
在運(yùn)用拓?fù)渲�間，要思索到信號(hào)拓?fù)涔?jié)點(diǎn)狀況、實(shí)踐工作原理和布線難度。不同的buffer，關(guān)于信號(hào)的反射影響也不分歧，所以星型拓?fù)洳⒉荒芎芎锰幚砩? 述數(shù)據(jù)地址總線銜接到flash和sdram的時(shí)延，進(jìn)而無(wú)法確保信號(hào)的質(zhì)量；另一方面，高速的信號(hào)普通在dsp和sdram之間通訊，flash加載時(shí) 的速率并不高，所以在高速仿真時(shí)只需確保實(shí)踐高速信號(hào)有效工作的節(jié)點(diǎn)處的波形，而無(wú)需關(guān)注flash處波形；星型拓?fù)浔葦M菊花鏈等拓?fù)鋪?lái)講，布線難度較 大，特別大量數(shù)據(jù)地址信號(hào)都采用星型拓?fù)鋾r(shí)。

76、頻率30M以上的PCB，布線時(shí)運(yùn)用自動(dòng)布線還是手動(dòng)布線；布線的軟件功用都一樣嗎？
能否高速信號(hào)是根據(jù)信號(hào)上升沿而不是絕對(duì)頻率或速度。自動(dòng)或手動(dòng)布線要看軟件布線功用的支持，有些布線手工可能會(huì)優(yōu)于自動(dòng)布線，但有些布線，例如查散布 線，總線時(shí)延補(bǔ)償布線，自動(dòng)布線的效果和效率會(huì)遠(yuǎn)高于手工布線。普通 PCB基材主要由樹(shù)脂和玻璃絲布混合構(gòu)成，由于比例不同，介電常數(shù)和厚度都不同。普通樹(shù)脂含量高的，介電常數(shù)越小，能夠更薄。詳細(xì)參數(shù)，能夠向PCB消費(fèi) 廠家咨詢(xún)。另外，隨著新工藝呈現(xiàn)，還有一些特殊材質(zhì)的PCB板提供應(yīng)諸如超厚背板或低損耗射頻板需求。

77、在PCB設(shè)計(jì)中，通常將地線又分為維護(hù)地和信號(hào)地；電源地又分為數(shù)字地和模仿地，為什么要對(duì)地線停止劃分？
劃分地的目的主要是出于EMC的思索，擔(dān)憂(yōu)數(shù)字局部電源和地上的噪聲會(huì)對(duì)其他信號(hào)，特別是模仿信號(hào)經(jīng)過(guò)傳導(dǎo)途徑有干擾。至于信號(hào)的和維護(hù)地的劃分，是因 為 EMC中ESD靜放電的思索，相似于我們生活中避雷針接地的作用。無(wú)論怎樣分，最終的大地只要一個(gè)。只是噪聲瀉放途徑不同而已。

78、在布時(shí)鐘時(shí)，有必要兩邊加地線屏蔽嗎？
能否加屏蔽地線要依據(jù)板上的串?dāng)_/EMI狀況來(lái)決議，而且如對(duì)屏蔽地線的處置不好，有可能反而會(huì)使?fàn)顩r更糟。

79、布不同頻率的時(shí)鐘線時(shí)有什么相應(yīng)的對(duì)策？
對(duì)時(shí)鐘線的布線，最好是停止信號(hào)完好性剖析，制定相應(yīng)的布線規(guī)則，并依據(jù)這些規(guī)則來(lái)停止布線。

80、PCB單層板手工布線時(shí)，是放在頂層還是底層？
假如是頂層放器件，底層布線。

81、PCB單層板手工布線時(shí)，跳線要如何表示？
跳線是PCB設(shè)計(jì)中特別的器件，只要兩個(gè)焊盤(pán)，間隔能夠定長(zhǎng)的，也能夠是可變長(zhǎng)度的。手工布線時(shí)可依據(jù)需求添加。板上會(huì)有直連線表示，料單中也會(huì)呈現(xiàn)。

82、假定一片4層板,中間兩層是VCC和GND，走線從top到bottom，從BOTTOM SIDE流到TOP SIDE的回流途徑是經(jīng)這個(gè)信號(hào)的VIA還是POWER？
過(guò)孔上信號(hào)的回流途徑如今還沒(méi)有一個(gè)明白的說(shuō)法，普通以為回流信號(hào)會(huì)從四周最近的接地或接電源的過(guò)孔處回流。普通EDA工具在仿真時(shí)都把過(guò)孔當(dāng)作一個(gè)固定集總參數(shù)的RLC網(wǎng)絡(luò)處置，事實(shí)上是取一個(gè)最壞狀況的估量。

83、“停止信號(hào)完好性剖析，制定相應(yīng)的布線規(guī)則，并依據(jù)這些規(guī)則來(lái)停止布線”，此句如何了解？
前仿真剖析，能夠得到一系列完成信號(hào)完好性的規(guī)劃、布線戰(zhàn)略。通常這些戰(zhàn)略會(huì)轉(zhuǎn)化成一些物理規(guī)則，約束PCB的規(guī)劃和布線。通常的規(guī)則有拓?fù)湟?guī)則，長(zhǎng)度 規(guī)則，阻抗規(guī)則，并行間距和并行長(zhǎng)度規(guī)則等等。PCB工具能夠在這些約束下，完成布線。當(dāng)然，完成的效果如何，還需求經(jīng)過(guò)后仿真考證才曉得。
此外，Mentor提供的ICX支持互聯(lián)綜合，一邊布線，一邊仿真，完成一次經(jīng)過(guò)。

84、怎樣選擇PCB的軟件？
選擇PCB的軟件，依據(jù)本人的需求。市面提供的高級(jí)軟件很多，關(guān)鍵看看能否合適您設(shè)計(jì)才能，設(shè)計(jì)范圍和設(shè)計(jì)約束的請(qǐng)求。刀快了好上手，太快會(huì)傷手。找個(gè)EDA廠商，請(qǐng)過(guò)去做個(gè)產(chǎn)品引見(jiàn)，大家坐下來(lái)聊聊，不論買(mǎi)不買(mǎi)，都會(huì)有收獲。

85、關(guān)于碎銅、浮銅的概念該怎樣了解呢？
從PCB加工角度，普通將面積小于某個(gè)單位面積的銅箔叫碎銅，這些太小面積的銅箔會(huì)在加工時(shí)，由于蝕刻誤差招致問(wèn)題。從電氣角度來(lái)講，將沒(méi)有合任何直流網(wǎng)絡(luò)連結(jié)的銅箔叫浮銅，浮銅會(huì)由于四周信號(hào)影響，產(chǎn)生天線效應(yīng)。浮銅可能會(huì)是碎銅，也可能是大面積的銅箔。

86、近端串?dāng)_和遠(yuǎn)端串?dāng)_與信號(hào)的頻率和信號(hào)的上升時(shí)間能否有關(guān)系？能否會(huì)隨著它們變化而變化？假如有關(guān)系，能否有公式闡明它們之間的關(guān)系？
應(yīng)該說(shuō)損害網(wǎng)絡(luò)對(duì)受害網(wǎng)絡(luò)形成的串?dāng)_與信號(hào)變化沿有關(guān)，變化越快，惹起的串?dāng)_越大，（V=L*di/dt）。串?dāng)_對(duì)受害網(wǎng)絡(luò)上數(shù)字信號(hào)的判決影響則與信號(hào)頻率有關(guān)，頻率越快，影響越大。詳情請(qǐng)參閱相關(guān)鏈接：

87、在PROTEL中如何畫(huà)綁定IC？
詳細(xì)講，在PCB中運(yùn)用機(jī)械層畫(huà)邦定圖，IC襯底襯依據(jù)IC SPEC.決議接vccgndfloat，用機(jī)械層print bonding drawing即可。

88、用PROTEL繪制原理圖，制板時(shí)產(chǎn)生的網(wǎng)絡(luò)表一直有錯(cuò)，無(wú)法自動(dòng)產(chǎn)生PCB板，緣由是什么？
能夠依據(jù)原理圖對(duì)生成的網(wǎng)絡(luò)表停止手工編輯, 檢查經(jīng)過(guò)后即可自動(dòng)布線。用制板軟件自動(dòng)規(guī)劃和布線的板面都不非常理想。網(wǎng)絡(luò)表錯(cuò)誤可能是沒(méi)有指定原理圖中元件封裝；也可能是布電路板的庫(kù)中沒(méi)有包含指定 原理圖中全部元件封裝。假如是單面板就不要用自動(dòng)布線，雙面板就能夠用自動(dòng)布線。也能夠?qū)﹄娫春椭匾�的信�?hào)線手動(dòng)，其他的自動(dòng)。

89、PCB與PCB的銜接，通�？拷硬邋兘鸹蜚y的“手指”完成，假如“手指”與插座間接觸不良怎樣辦？
假如是清潔問(wèn)題，可用專(zhuān)用的電器觸點(diǎn)清潔劑清洗，或用寫(xiě)字用的橡皮擦清潔PCB。還要思索1、金手指能否太薄，焊盤(pán)能否和插座不吻合；2、插座能否進(jìn)了松香水或雜質(zhì)；3、插座的質(zhì)量能否牢靠。

90、請(qǐng)問(wèn)焊盤(pán)對(duì)高速信號(hào)有什么影響?
一個(gè)很好的問(wèn)題。焊盤(pán)對(duì)高速信號(hào)有的影響，它的影響相似器件的封裝對(duì)器件的影響上。細(xì)致的剖析，信號(hào)從IC內(nèi)出來(lái)以后，經(jīng)過(guò)綁定線，管腳，封裝外殼，焊 盤(pán)，焊錫抵達(dá)傳輸線，這個(gè)過(guò)程中的一切關(guān)節(jié)都會(huì)影響信號(hào)的質(zhì)量。但是實(shí)踐剖析時(shí)，很難給出焊盤(pán)、焊錫加上管腳的詳細(xì)參數(shù)。所以普通就用IBIS模型中的封 裝的參數(shù)將他們都概括了，當(dāng)然這樣的剖析在較低的頻率上剖析是能夠接納的，關(guān)于更高頻率信號(hào)更高精度仿真，就不夠準(zhǔn)確了。如今的一個(gè)趨向是用IBIS的V －I、V－T曲線描繪buffer特性，用SPICE模型描繪封裝參數(shù)。當(dāng)然，在IC設(shè)計(jì)當(dāng)中，也有信號(hào)完好性問(wèn)題，在封裝選擇和管腳分配上也思索了這些 要素對(duì)信號(hào)質(zhì)量的影響。

91、自動(dòng)浮銅后，浮銅會(huì)依據(jù)板子上面器件的位置和走線規(guī)劃來(lái)填充空白處，但這樣就會(huì)構(gòu)成很多的小于等于90度的尖角和毛刺（比方一個(gè)多腳芯片各個(gè)管腳之 間會(huì)有很多相對(duì)的尖角浮銅），在高壓測(cè)試時(shí)分會(huì)放電，無(wú)法經(jīng)過(guò)高壓測(cè)試，不知除了自動(dòng)浮銅后經(jīng)過(guò)人工一點(diǎn)一點(diǎn)修正去除這些尖角和毛刺外有沒(méi)有其他的好辦 法。
自動(dòng)浮銅中呈現(xiàn)的尖角浮銅問(wèn)題，確實(shí)是各很費(fèi)事的問(wèn)題，除了有你提到的放電問(wèn)題外，在加工中也會(huì)由于酸滴積聚問(wèn)題，造 成加工的問(wèn)題。從2000年起， mentor在WG和EN當(dāng)中，都支持動(dòng)態(tài)銅箔邊緣修復(fù)功用，還支持動(dòng)態(tài)覆銅，能夠自動(dòng)處理你所提到的問(wèn)題。請(qǐng)見(jiàn)動(dòng)畫(huà)演示。(如直接翻開(kāi)有問(wèn)題,請(qǐng)按鼠標(biāo) 右鍵選擇“在新窗口中翻開(kāi)”，或選擇“目的另存為”將該文件下載到本地硬盤(pán)再翻開(kāi)。)

92、請(qǐng)問(wèn)在PCB 布線中電源的散布和布線能否也需求象接地一樣留意。若不留意會(huì)帶來(lái)什么樣的問(wèn)題？會(huì)增加干擾么？
電源若作為平面層處置，其方式應(yīng)該相似于地層的處置，當(dāng)然，為了降低電源的共模輻射，倡議內(nèi)縮20倍的電源層距地層的高度。假如布線，倡議走樹(shù)狀構(gòu)造，留意防止電源環(huán)路問(wèn)題。電源閉環(huán)會(huì)惹起較大的共模輻射。

93、地址線能否應(yīng)該采用星形布線？若采用星形布線，則Vtt的終端電阻可不能夠放在星形的銜接點(diǎn)處或者放在星形的一個(gè)分支的末端？
地址線能否要采用星型布線，取決于終端之間的時(shí)延請(qǐng)求能否滿(mǎn)足系統(tǒng)的樹(shù)立、堅(jiān)持時(shí)間，另外還要思索到布線的難度。星型拓?fù)涞木売墒谴_保每個(gè)分支的時(shí)延和 反射分歧，所以星型銜接中運(yùn)用終端并聯(lián)匹配，普通會(huì)在一切終端都添加匹配，只在一個(gè)分支添加匹配，不可能滿(mǎn)足這樣的請(qǐng)求。

94、假如希望盡量減少板面積，而打算像內(nèi)存條那樣正反貼，能夠嗎？
正反貼的PCB設(shè)計(jì)，只需你的焊接加工沒(méi)問(wèn)題，當(dāng)然能夠。

95、假如只是在主板上貼有四片DDRmemory，請(qǐng)求時(shí)鐘能到達(dá)150Mhz，在布線方面有什么詳細(xì)請(qǐng)求?
150Mhz的時(shí)鐘布線，請(qǐng)求盡量減小傳輸線長(zhǎng)度，降低傳輸線對(duì)信號(hào)的影響。假如還不能滿(mǎn)足請(qǐng)求，仿真一下，看看匹配、拓?fù)洹⒆杩箍刂频葢?zhàn)略是有效。

96、在PCB板上線寬及過(guò)孔的大小與所經(jīng)過(guò)的電流大小的關(guān)系是怎樣的？
答：普通的PCB的銅箔厚度為1盎司，約1.4mil的話(huà)，大致1mil線寬允許的最大電流為1A。過(guò)孔比擬復(fù)雜，除了與過(guò)孔焊盤(pán)大小有關(guān)外，還與加工過(guò)程中電鍍后孔壁沉銅厚度有關(guān)。